Circuito integrado dram sdram 64m MT48LC2M32B2

MT48LC2M32B2 Circuito integrado

sdr sdram
MT48LC2M32B2 - 512K x 32 x 4 bancos
Caracteristicas:

• Compatible con PC100
  
• Totalmente sincrónico; todas las señoales registradas en positivo
  borde del reloj del sistema
  
• Operación interna canalizada; dirección de columna puede
  ser cambiado cada ciclo de reloj
  
• Bancos internos para el acceso a filas ocultas / precarga
  
• Longitudes de ráfaga programables: 1, 2, 4, 8 o página completa
  
• Precarga automática, incluye precarga automática concurrente
  y modos de actualización automática
  
• Modo de actualización automática (no disponible en dispositivos AT)
  
• Autorefrescar
  - 64 ms, actualización de 4096 ciclos
  (comercial e industrial)
  - 16 ms, actualización de 4096 ciclos
  (automotor)
  
• Entradas y salidas compatibles con LVTTL
  
• Fuente de alimentación simple de 3.3V ± 0.3V
  
• Admite latencia CAS (CL) de 1, 2 y 3
  Marcado de opciones
  
• configuración
  - 2 Meg x 32 (512K x 32 x 4 bancos) 2M32B2
  
• Paquete de plástico - OCPL1
  - TG estándar TSOP II de 86 pines (400 mil)
  - 86 pines TSOP II (400 mil) Pb sin P
  - Libre de VfBGA de 90 bolas (8 mm x 13 mm)
  B5
  
• Tiempo: tiempo de ciclo
  - 5ns (200 MHz) -5
  - 5.5ns (183 MHz) -552
  - 6ns (167 MHz) -62
  - 6ns (167 MHz) -6A3
  - 7ns (143 MHz) -72
  
• Rango de temperatura de funcionamiento
  - Comercial (0ËšC a + 70ËšC) Ninguno
  - Industrial (€“40ËšC a + 85ËšC) IT
  - Automotriz (€“40ËšC a + 105ËšC) AT4
  
• Revisión: G /: J
  Notas: 1. Línea de separación descentrada.
  2. Disponible solo en la revisión G.
  3. Disponible solo en la revisión J.